

= 11 + 12



(19)  
Bundesrepublik Deutschland  
Deutsches Patent- und Markenamt

(10) DE 102 35 771 A1 2004.02.26

(12)

## Offenlegungsschrift

(21) Aktenzeichen: 102 35 771.4

(22) Anmeldetag: 05.08.2002

(43) Offenlegungstag: 26.02.2004

(51) Int Cl.<sup>7</sup>: H01L 23/50

H01L 21/60, H05K 1/18, G06K 19/077

(71) Anmelder:

Texas Instruments Deutschland GmbH, 85356  
Freising, DE

(74) Vertreter:

Prinz und Partner GbR, 81241 München

(72) Erfinder:


Ramin, Wolfgang, 85356 Freising, DE

Prüfungsantrag gemäß § 44 PatG ist gestellt.

Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen

(54) Bezeichnung: Gekapselter Chip und Verfahren zu seiner Herstellung

(57) Zusammenfassung: Gekapselter Chip, bei dem der Chip 10 auf eine Grundplatte 12 aufgebracht ist, die eine leitfähige Schicht 14 aufweist, die mindestens so hoch wie der Chip 10 ist und zum Anschließen des Chips 10 dient. Es ist auf diese leitfähige Schicht 14 eine mit elektrisch leitfähigen Flächen 18 versehene Abdeckplatte 16 aufgebracht, die beispielsweise mit Hilfe eines anisotrop leitenden Films 26 mit dem Chip 10 und der leitfähigen Schicht 14 elektrisch und mechanisch verbunden ist. Die Abdeckplatte 16 bietet Schutz gegen Berührung und andere mechanische Einflüsse. Der anisotrop leitende Film 26 umschließt den Chip 10 vollständig. Die Abdeckplatte 16 stellt eine elektrische Verbindung zwischen dem Chip 10 und der leitfähigen Schicht 14 her und dient zugleich als Teil der Kapselung des Chips 10. Dadurch kann der Chip 10 mit relativ wenigen Prozessschritten einfach und kostengünstig hergestellt werden. Dadurch, daß die leitfähige Schicht 14 genauso hoch wie der Chip 10 oder höher als der Chip 10 ist, wird der Chip 10 beim Aufbringen der Abdeckplatte 16 unter Druck und Wärme auf die leitfähige Schicht 14 mechanisch kaum belastet. Der Chip 10 kann zum Beispiel einen Transponder umfassen und die leitfähige Schicht 14 die Transponderantenne. Es wird auch ein Verfahren zur Herstellung des gekapselten Chips beschrieben, was sich z. B. zur Herstellung von flexiblen Smart-Labels eignet.



## Beschreibung

[0001] Die Erfindung betrifft einen gekapselten Chip und ein Verfahren zur Herstellung eines gekapselten Chips.

## Stand der Technik

[0002] Die Herstellungskosten von integrierten Schaltkreisen sind in den letzten Jahren stark gesunken. Damit haben sich eine ganze Reihe neuer Anwendungsfelder für integrierte Schaltkreise eröffnet. Beispiele hierfür sind sogenannte Smart-Labels zur Kennzeichnung und Identifikation von Gütern. Smart-Labels bestehen aus einem Transponderchip, in dem die produktrelevante Information gespeichert ist, und einer Antenne zur Ankopplung eines Lesegerätes, mit dessen Hilfe die in dem Transponderchip gespeicherten Daten kontaktlos ausgelesen werden können.

[0003] Bei vielen Smart-Labels ist der Transponderchip auf einem Basissubstrat aufgebracht, welches die Antenne in Form einer leitfähigen Schicht umfaßt. Die Antenne ist mit dem Transponderchip verbunden. Bei diesen Anwendungen können die Chips in ein Gehäuse beispielsweise aus Plastik gepackt werden oder direkt auf das Basissubstrat z.B. mit einer Flip-Chip-Technologie aufgebracht werden.

[0004] Der Erfindung liegt nun die Aufgabe zugrunde, einen neuen, besonders für Smart-Labels geeigneten, gekapselten Chip zu schaffen, der ein Gehäuse aufweist, welches flexibel ausgeführt sein kann und gleichzeitig zur Kontaktierung des Chip nach außen beiträgt, und der durch ein einfaches und kostengünstiges Verfahren hergestellt werden kann, bei dem der Chip während der Herstellung des Gehäuses mechanisch sehr wenig beansprucht wird.

## Aufgabenstellung

[0005] Diese Aufgabe wird bei dem gekapselten Chip erfindungsgemäß dadurch gelöst, daß der Chip auf einer Grundplatte aufgebracht wird, auf der der Chip so angebracht ist, daß seine Kontaktflächen von der Grundplatte weg gerichtet sind, eine auf der Grundplatte angebrachte und um den Chip herum angeordnete Schicht aus leitfähigem Material vorgesehen wird, die dazu dient, den Chip anzuschließen, mindestens genauso hoch wie der Chip ist und als Träger einer auf der Schicht angeordneten Abdeckplatte fungiert, deren eine Seite, die dem Chip gegenüberliegt, leitfähige Flächen aufweist, die so angeordnet sind, daß sie eine Verbindung zwischen dem Chip und der Schicht bilden.

[0006] Der neue erfindungsgemäße Chip besitzt einen besonders einfachen Aufbau, der ein kostengünstiges und aus wenigen Prozessschritten bestehendes Herstellungsverfahren ermöglicht, was insbesondere dann ins Gewicht fällt, wenn Massenprodukte wie Smart-Labels hergestellt werden sollen.

Die Abdeckplatte erfüllt dabei eine Doppelfunktion. Sie erlaubt gleichzeitig eine Kapselung des Chips und eine elektrische Kontaktierung zwischen dem Chip und der leitfähigen Schicht, die z.B. aus einer Transponderantenne bestehen kann. Der Chip wird auch mechanisch dadurch entlastet, daß die leitfähige Schicht mindestens so hoch wie der Chip oder höher als der Chip ist. Das wirkt sich besonders positiv aus, wenn der Chip in einem Smart-Label integriert ist.

[0007] Die Aufgabe der Erfindung wird auch durch mehrere erfindungsgemäße Verfahren zum Herstellen eines gekapselten Chips gelöst.

[0008] Bei einem ersten erfindungsgemäßen Verfahren zur Herstellung eines gekapselten Chips wird der Chip auf einer Grundplatte so befestigt, daß seine Kontaktflächen von der Grundplatte weg gerichtet sind und es wird eine leitfähige Schicht, die zum Anschließen des Chips dient und mindestens genauso hoch wie der Chip ist, auf der Grundplatte um den Chip herum angebracht. Ferner wird eine Abdeckplatte bereitgestellt, auf deren einer Seite eine oder mehrere leitfähige Flächen so angeordnet werden, daß sie eine Verbindung zwischen dem Chip und der Schicht bilden können. Darauf wird auf der einen Seite der Abdeckplatte ein anisotrop leitender Film aufgebracht, und es wird die Abdeckplatte über der Grundplatte so ausgerichtet, daß die Seite mit der leitfähigen Fläche bzw. den leitfähigen Flächen über dem Chip angeordnet wird und eine Verbindung zwischen dem Chip und der Schicht gebildet werden kann. Schließlich wird die Abdeckplatte unter Wärmeeinwirkung so auf die Schicht gepreßt, daß der anisotrop leitende Film eine mechanische und elektrische Verbindung zwischen den Kontaktflächen des Chips und der leitfähigen Fläche bzw. den leitfähigen Flächen der Abdeckplatte herstellt und gleichzeitig eine elektrische und mechanische Verbindung zwischen der leitfähigen Fläche bzw. den leitfähigen Flächen der Abdeckplatte und der Schicht hergestellt wird.

[0009] Bei einem zweiten erfindungsgemäßen Verfahren zur Herstellung eines gekapselten Chips wird auf einer Grundplatte eine zum Anschließen eines Chips dienende leitfähige Schicht, die mindestens genauso hoch wie der Chip ist, um eine für den Chip vorgesehene Fläche angebracht. Dann werden auf einer Seite einer Abdeckplatte eine oder mehrere leitfähige Flächen so angeordnet werden, daß sie eine Verbindung zwischen dem Chip und der Schicht bilden können, und es wird auf der einen Seite der Abdeckplatte über dem leitfähigen Film ein anisotrop leitender Film aufgebracht. Darauf wird der Chip auf dem anisotrop leitenden Film so angebracht, daß seine Kontaktflächen zu der Abdeckplatte hin gerichtet sind, und es wird die Abdeckplatte so auf die Grundplatte gelegt, daß der Chip auf der dafür vorgesehenen Fläche zum Liegen kommt und eine Verbindung zwischen dem Chip und der Schicht gebildet werden kann. Schließlich wird die Abdeckplatte unter Wär-

meineinwirkung so auf die Schicht gepreßt, daß der anisotrop leitende Film eine mechanische und elektrische Verbindung zwischen den Kontaktflächen des Chips und der leitfähigen Fläche bzw. den leitfähigen Flächen der Abdeckplatte bildet und gleichzeitig eine elektrische und mechanische Verbindung zwischen der leitfähigen Fläche bzw. den leitfähigen Flächen der Abdeckplatte und der Schicht hergestellt wird.

[0010] Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

#### Ausführungsbeispiel

[0011] Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. In der Zeichnung zeigen:

[0012] **Fig. 1** eine Seitenansicht im Schnitt einer ersten Ausführungsform eines erfindungsgemäßen gekapselten Chips,

[0013] **Fig. 2** eine Draufsicht einer weiteren Ausführungsform eines erfindungsgemäßen gekapselten Chips,

[0014] **Fig. a3 bis 3g** die während der jeweiligen Schritte eines erfindungsgemäßen ersten Verfahrens zur Herstellung eines gekapselten Chips entstandenen Teile eines gekapselten Chips in einer Seitenansicht im Schnitt,

[0015] **Fig. 4a bis 4g** die während der jeweiligen Schritte eines erfindungsgemäßen zweiten Verfahrens zur Herstellung eines gekapselten Chips entstandenen Teile eines gekapselten Chips in einer Seitenansicht im Schnitt.

[0016] **Fig. 1** zeigt eine Ausführungsform eines gekapselten Chips gemäß der Erfindung. Der Chip **10** ist mit der inaktiven Rückseite auf einer Grundplatte **12** angebracht. Die Grundplatte **12** kann aus einem starren Basismaterial bestehen, z.B. aus einem Epoxidharz mit Glasfasergewebe, oder sie kann als flexible Folie, beispielsweise aus Polyethylen (PET) oder Polyimid, ausgeführt sein. Um einen flexiblen Aufbau zu erreichen, kann der Chip **10** auf seiner inaktiven Rückseite soweit abgeschliffen sein, daß er flexibel ist. Bei einem überwiegend aus Silizium bestehenden Chip **10** läßt sich diese Flexibilität bei einer Dicke von weniger als 50 µm erreichen.

[0017] Auf die Grundplatte **12** ist eine elektrisch leitfähige Schicht **14** aufgebracht, die beispielsweise aus Aluminium oder Kupfer bestehen kann. Diese Schicht **14** dient dazu, den Chip **10** an andere auf der Grundplatte **12** angeordnete und in der **Fig. 1** nicht dargestellte Bauelemente anzuschließen. Die elektrisch leitfähige Schicht **14** ist um den Chip **10** herum angebracht und so hoch, daß sie mindestens gleich oder höher ist als der Chip **10** zusammen mit seinen Kontaktflächen **20**. Falls der Chip **10** durch Abschleifen flexibel ausgeführt ist, weist die Schicht **14** etwa eine Höhe von etwa 50 µm auf. Die Schicht **14** kann z.B. aus zwei schmalen Aluminiumstreifen bestehen, die entlang von zwei Seiten eines rechteckigen Chips **10** angebracht sind. Die Schicht **14** muß den Chip **10**

nicht notwendigerweise vollständig umschließen. Es ist nur wichtig, daß die leitfähige Schicht **14** als Träger für eine Abdeckplatte **16** fungieren kann. Auf der Abdeckplatte **16**, die beispielsweise ebenfalls aus einer flexiblen Folie besteht, sind leitfähige Flächen **18** angebracht, die einen elektrischen Kontakt zwischen der leitfähigen Schicht **14** auf der Grundplatte **12** und den Kontaktflächen **20** des Chips **10** herstellen. Die leitfähigen Flächen **18** können beispielsweise aus aufgeklebten dünnen Aluminium- oder Kupferstreifen bestehen oder in Form eines elektrisch leitfähigen Lacks (z.B. Graphitlack) aufgedruckt sein.

[0018] Der Chip **10** ist von einem Füllmaterial **26** umschlossen. Dieses kann beispielsweise aus zwei verschiedenen Klebern bestehen: einem leitfähigen Kleber, der an den Kontaktflächen **20** angebracht ist und die leitfähigen Flächen **18** der Abdeckplatte **16** mit den Kontaktflächen **20** des Chips **10** verbindet, sowie einem nichtleitenden Kleber, welcher den Chip **10** umgibt. Zur Herstellung der elektrischen Verbindung zwischen den Kontaktflächen **20** des Chips und den leitfähigen Flächen **18** der Abdeckplatte **16** kann auch ein anisotrop leitender Film (ACF) verwendet werden, also ein Material, das nur in einer Richtung einen sehr niedrigen elektrischen Widerstand hat, während es in der dazu senkrechten Richtung praktisch nichtleitend ist. Der anisotrop leitende Film **26** besteht beispielsweise aus einem Epoxidharz, in welches sehr viele elektrisch leitende Partikel eingebracht sind, die so angeordnet sind, daß sie sich nur entlang der Richtung, in der elektrische Leitfähigkeit gewünscht ist, berühren. Das Epoxidharz dient gleichzeitig auch als Füllmaterial und umschließt den Chip **10** vollständig und schützt ihn somit vor äußeren Einflüssen, wie z.B. Berührungen oder Feuchtigkeit.

[0019] Die leitfähige Schicht **14** auf der Grundplatte **12** kann rein mechanisch, beispielsweise durch eine Crimpverbindung, mit den leitfähigen Flächen **18** auf der Abdeckplatte **16** kontaktiert sein. Ebenfalls kann die elektrische Verbindung mit einem elektrisch leitfähigen Kleber oder mit einem anisotrop leitenden Film ausgeführt sein.

[0020] In **Fig. 2** ist in einer Draufsicht eine Ausführungsform des erfindungsgemäßen gekapselten Chips gezeigt, bei der die leitfähige Schicht **14** auf der Grundplatte **12** eine Antenne bildet, die an einen flexiblen Transponderchip **30** angeschlossen ist. Die Grundplatte **12** besteht beispielsweise aus einer dünnen flexiblen PET-Folie, auf die die Antenne **14** aus Kupfer oder Aluminium aufgebracht ist. Auf der Abdeckplatte **16**, welche ebenfalls aus einer dünnen flexiblen PET-Folie besteht, sind leitfähige Flächen **18** aus Kupfer oder Aluminium aufgebracht. Ein anisotrop leitender Film **26** stellt die Verbindung zwischen der leitfähigen Schicht **14** auf der Grundplatte **12** und den Kontaktflächen **20** des Transponderchips **30** her.

[0021] Der Transponderchip **30** kann zusammen mit der Antenne und dem Gehäuse ein sogenanntes Smart-Label bilden, bei dem z.B. im Speicher des Transponderchips **30** Informationen gespeichert

sind, die Merkmale eines Gegenstands repräsentieren, an dem das Smart-Label angebracht ist. Mehrere dieser flexiblen Smart-Labels können beispielsweise auf einem Papierstreifen aufgebracht werden, der zum kompakten Transport und zur einfachen Handhabung der Smart-Labels zu einer Rolle aufgewickelt werden kann. Bei solchen aufgewickelten Rollen, auf denen Tausende von Smart-Labels aufgewickelt sein können, wird zum Teil ein gewaltiger Druck auf die einzelnen Smart-Labels und damit die empfindlichen Transponderchips 30 ausgeübt. Die Transponderchips 30 können diesem Druck gut standhalten, da sie durch die leitfähigen Flächen 14, die genauso hoch oder höher als die Transponderchips 30 sind und im Vergleich zum Transponderchip eine relativ große Fläche einnehmen, vom Druck entlastet werden.

[0022] Im folgenden wird unter Bezugnahme auf die Fig. 3a bis 3g ein erfindungsgemäßes Verfahren zur Herstellung eines gekapselten Chips 10 erläutert. In einem ersten Schritt, welcher in Fig. 3a dargestellt ist, wird eine Grundplatte 12 bereitgestellt. Die Grundplatte 12 kann aus einem starren Basissubstrat, wie z.B. ein Epoxidharz mit Glasfasergewebe, bestehen oder als flexible Folie, beispielsweise aus PET oder Polyimid, ausgeführt sein.

[0023] Wie in Fig. 3b zu erkennen, wird dann auf die Grundplatte 12 eine leitfähige Schicht 14 aufgebracht. Die leitfähige Schicht 14 kann beispielsweise aus Kupfer oder Aluminium bestehen und ist mindestens genauso hoch wie ein Chip 10, der später aufgebracht wird (siehe Fig. 3c). Die leitfähige Schicht 14 wird auf der Grundplatte 12 um eine für den Chip 10 vorgesehene Fläche angebracht.

[0024] Der Chip 10 wird, wie in Fig. 3c dargestellt, auf die Grundplatte 12, z.B. durch Kleben, auf der vorgesehenen Fläche aufgebracht.

[0025] In einem vierten Schritt, wie in der Fig. 3d dargestellt, wird eine Abdeckplatte 16 bereitgestellt, die aus dem gleichen Material wie die Grundplatte 12 gefertigt sein kann. Auf dieser Abdeckplatte 16 sind zwei leitfähige Flächen 18, beispielsweise aus Aluminium oder Kupfer aufgebracht, die durch einen isolierenden Abschnitt voneinander getrennt sind.

[0026] Die Abdeckplatte 16 wird, wie in Fig. 3e zu erkennen ist, in einem nächsten Schritt mit einem anisotrop leitenden Film 26 versehen, der auf den leitfähigen Flächen 18 auftragen wird.

[0027] Danach wird, wie in Fig. 3f zu erkennen ist, die Seite der leitfähigen Flächen 18 der Abdeckplatte 16 so über der Grundplatte 12 angebracht, daß eine erste leitfähige Fläche 18 sowohl mit einem ersten Teil der leitfähigen Schicht 14 und einer ersten Kontaktfläche 20 verbunden werden kann, was in Fig. 3f links zu erkennen ist, und eine zweite leitfähige Fläche 18, die von der ersten leitfähigen Fläche 18 isoliert ist, sowohl mit einem zweiten Teil der leitfähigen Schicht 14 und einer zweiten Kontaktfläche 20 verbunden werden kann.

[0028] Im letzten Schritt, der in Fig. 3g gezeigt ist,

wird die Abdeckplatte 16 mit einem Druckstempel 32 unter Wärmeeinwirkung auf die Grundplatte 10 gepreßt. Der anisotrop leitende Film 26 stellt dabei eine elektrische Verbindung zwischen den Kontaktflächen 20 des Chips 10 und den leitfähigen Flächen 18 auf der Abdeckplatte 16 sowie zwischen der leitfähigen Schicht 14 auf der Grundplatte 12 und den leitfähigen Flächen 18 auf der Abdeckplatte 16 her. Durch die Wärme und Druckeinwirkung verteilt sich der anisotrop leitende Film 26 um den Chip 10 und versiegelt diesen hermetisch.

[0029] In den Fig. 4a bis 4g ist ein zweites erfindungsgemäßes Verfahren zur Herstellung eines gekapselten Chips dargestellt. In einem ersten Schritt, welcher in Fig. 4a dargestellt ist, wird eine Grundplatte 12 bereitgestellt. Die Grundplatte 12 kann aus einem starren Basissubstrat, wie z.B. ein Epoxidharz mit Glasfasergewebe, bestehen oder als flexible Folie, beispielsweise aus PET oder Polyimid, ausgeführt sein.

[0030] In einem zweiten Schritt (Fig. 4b) wird auf die Grundplatte 12 eine leitfähige Schicht 14 aufgebracht. Die leitfähige Schicht 14 kann beispielsweise aus Kupfer oder Aluminium bestehen und wird auf der Grundplatte 12 um eine für einen Chip 10 vorgesehene Fläche angebracht (siehe Fig. 4f). Die leitfähige Schicht 14 ist mindestens genauso hoch wie der Chip 10.

[0031] Im nächsten Schritt (Fig. 4c) wird eine Abdeckplatte 16 bereitgestellt, die aus dem gleichen Material wie die Grundplatte 12 gefertigt sein kann. Auf dieser Abdeckplatte 16 sind flächenhaft leitfähige Schichten beispielsweise aus Aluminium oder Kupfer aufgebracht. In der Fig. 4c sind zwei leitfähige Flächen 18 dargestellt, die voneinander isoliert sind.

[0032] Die Abdeckplatte 16 wird dann, wie in Fig. 4d dargestellt, mit einem anisotrop leitenden Film 26 versehen, der auf der Seite der Abdeckplatte 16 mit den leitfähigen Flächen 18 auftragen wird.

[0033] Danach wird, wie in Fig. 4e dargestellt, der Chip 10 so auf die Abdeckplatte 16 aufgebracht, daß seine Kontaktflächen 20 zu den leitfähigen Flächen 18 hin gerichtet sind und eine elektrische Verbindung zwischen einigen der Kontaktflächen 20 des Chips 10 und bestimmten der leitfähigen Flächen 18 in gewünschter Weise hergestellt werden kann.

[0034] Danach wird, wie in Fig. 4f gezeigt, die Seite der Abdeckplatte 16 mit den leitfähigen Flächen 18 so über der Grundplatte 12 angebracht, daß Teile der leitfähigen Flächen 18 eine elektrische Verbindung zu Teilen der Schicht 14 herstellen können. Der Chip 10 wird dabei so angeordnet, daß er von der leitfähigen Schicht 14 auf der Grundplatte 12 umgeben wird.

[0035] Im letzten Schritt gemäß der Fig. 4g wird, wie im oben beschriebenen ersten Verfahren, die Abdeckplatte 16 unter Wärmeeinwirkung mit einem Druckstempel 32 auf die Grundplatte 12 gepreßt.

[0036] Verfahren zur Herstellung eines gekapselten Chips 10 wurden anhand von zwei konkreten Beispielen beschrieben, die in vielfältiger Weise modifi-

ziert werden können. Beispielsweise kann der anisotrop leitende Film 26 nur auf eine kleinere Fläche aufgebracht werden, wobei die leitfähige Schicht 14 und Teile der leitfähigen Flächen 18 nicht bedeckt werden. Es können dann vor dem Anpressen der Abdeckplatte 16 auf die Grundplatte 12 die leitfähige Schicht 14 auf der Grundplatte 12 und die leitfähigen Flächen 18 auf der Abdeckplatte 16 durch eine Crimpverbindung verbunden werden. Die Crimpverbindung kann beispielsweise durch mechanische Verformung oder mit Hilfe von Ultraschall hergestellt werden. Die Verbindung kann natürlich auch durch den anisotrop leitenden Film erfolgen.

### Patentansprüche

1. Gekapselter Chip mit einer Grundplatte (12), auf der der Chip (10) so angebracht ist, daß seine Kontaktflächen (20) von der Grundplatte (12) weg gerichtet sind, einer auf der Grundplatte (12) angebrachten und um den Chip (10) herum angeordneten Schicht (14) aus leitfähigem Material, die dazu dient, den Chip (10) anzuschließen, mindestens genauso hoch wie der Chip (10) ist und als Träger einer auf der Schicht (14) angeordneten Abdeckplatte (16) fungiert, deren eine Seite, die dem Chip (10) gegenüberliegt, eine oder mehrere leitfähige Flächen (18) aufweist, die so angeordnet sind, daß sie eine elektrische Verbindung zwischen dem Chip (10) und der Schicht (14) bilden.

2. Gekapselter Chip nach Anspruch 1, wobei der Chip (10) mit einem Füllmaterial umgeben ist, das den Hohlraum zwischen der Grundplatte (12) und der Abdeckplatte (16) ausfüllt.

3. Gekapselter Chip nach einem der vorherigen Ansprüche, bei dem darüber hinaus ein elektrisch leitender Kleber vorgesehen ist, der die elektrische und mechanische Verbindung zwischen den Kontaktflächen (20) des Chips (10) und der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeckplatte (16) herstellt.

4. Gekapselter Chip nach einem der Ansprüche 1 und 2, bei dem darüber hinaus ein anisotrop leitender Film (26) (ACF) vorgesehen ist, der eine elektrische und mechanische Verbindung zwischen den Kontaktflächen (20) des Chips (10) und der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeckplatte (16) und zwischen der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeckplatte (16) und der auf der Grundplatte (12) angeordneten leitfähigen Schicht (14) herstellt.

5. Gekapselter Chip nach Anspruch 4, bei dem das Füllmaterial aus dem anisotrop leitenden Film (26) besteht.

6. Gekapselter Chip nach einem der vorherigen

Ansprüche, bei dem die Grundplatte (12) und die Abdeckplatte (16) jeweils aus einem flexiblen Material bestehen.

7. Gekapselter Chip nach einem der vorherigen Ansprüche, bei dem die Höhe des Chips (10) so gering ist, daß er flexibel ist.

8. Gekapselter Chip nach Anspruch 7, bei dem der Chip (10) im wesentlichen aus Silizium besteht und weniger als 50 µm hoch ist.

9. Gekapselter Chip nach einem der vorherigen Ansprüche, bei dem der Chip (10) einen Transponder umfaßt.

10. Gekapselter Chip nach Anspruch 9, bei dem die leitfähige Schicht (14) eine Antenne umfaßt.

11. Smart-Label mit einem gekapselten Chip nach Anspruch 10.

12. Rolle aus einer aufgerollten Bahn eines Trägermaterials, auf der mehrere Smart-Labels nach Anspruch 11 angebracht sind.

13. Rolle nach Anspruch 12, bei der das Trägermaterial aus Papier besteht.

14. Verfahren zur Herstellung eines gekapselten Chips, bei dem

(a) der Chip (10) auf einer Grundplatte (12) so befestigt wird, daß seine Kontaktflächen (20) von der Grundplatte (12) weg gerichtet sind und eine leitfähige Schicht (14), die zum Anschließen des Chips (10) dient und mindestens genauso hoch wie der Chip (10) ist, auf der Grundplatte (12) um den Chip (10) herum angebracht wird,

(b) eine Abdeckplatte (16) bereitgestellt wird, auf deren einer Seite eine oder mehrere leitfähige Flächen (18) so angeordnet werden, daß sie eine Verbindung zwischen dem Chip (10) und der Schicht (14) bilden können,

(c) auf der einen Seite der Abdeckplatte (16) ein anisotrop leitender Film (26) aufgebracht wird,

(d) die Abdeckplatte (16) über der Grundplatte (12) so ausgerichtet wird, daß die Seite mit der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) über dem Chip (10) angeordnet wird und eine Verbindung zwischen dem Chip (10) und der Schicht (14) gebildet werden kann,

(e) die Abdeckplatte (16) unter Wärmeeinwirkung so auf die Schicht (14) gepreßt wird, daß der anisotrop leitende Film (26) eine mechanische und elektrische Verbindung zwischen den Kontaktflächen (20) des Chips (10) und der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeckplatte (16) herstellt und gleichzeitig eine elektrische und mechanische Verbindung zwischen der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeck-

platte (16) und der Schicht (14) hergestellt wird.

15. Verfahren zur Herstellung eines gekapselten Chips, bei dem

(a) auf einer Grundplatte (12) eine zum Anschließen eines Chips (10) dienende leitfähige Schicht (14), die mindestens genauso hoch wie der Chip (10) ist, um eine für den Chip (10) vorgesehene Fläche angebracht wird,

(b) auf einer Seite einer Abdeckplatte (16) eine oder mehrere leitfähige Flächen (18) so angeordnet werden, daß sie eine Verbindung zwischen dem Chip (10) und der Schicht (14) bilden können,

(c) auf der einen Seite der Abdeckplatte (16) über der leitfähigen Fläche (18) oder den leitfähigen Flächen (18) ein anisotrop leitender Film (26) aufgebracht wird,

(d) der Chip (10) auf dem anisotrop leitenden Film (26) so angebracht wird, daß seine Kontaktflächen (20) zu der Abdeckplatte (16) hin gerichtet sind,

(e) die Abdeckplatte (16) so auf die Grundplatte (12) gelegt wird, daß der Chip (10) auf der dafür vorgesehenen Fläche zum Liegen kommt und eine Verbindung zwischen dem Chip (10) und der Schicht (14) gebildet werden kann, und

(f) die Abdeckplatte (16) unter Wärmeeinwirkung so auf die Schicht (14) gepreßt wird, daß der anisotrop leitende Film (26) eine mechanische und elektrische Verbindung zwischen den Kontaktflächen (20) des Chips (10) und der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeckplatte (16) bildet und gleichzeitig eine elektrische und mechanische Verbindung zwischen der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeckplatte (16) und der Schicht (14) hergestellt wird.

16. Verfahren nach einem der Ansprüche 14 oder 15, bei dem die gleichzeitige Verbindung zwischen der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeckplatte (16) und der Schicht (14) durch eine Crimpverbindung hergestellt wird.

17. Verfahren nach einem der Ansprüche 14 oder 15, bei dem die gleichzeitige Verbindung zwischen der leitfähigen Fläche (18) bzw. den leitfähigen Flächen (18) der Abdeckplatte (16) und der Schicht (14) durch den anisotrop leitenden Film gebildet wird.

Es folgen 5 Blatt Zeichnungen




Fig. 1




Fig. 2




Fig. 3a




Fig. 3b




Fig. 3c











Fig. 4a




Fig. 4b




Fig. 4c




Fig. 4d




Fig. 4e




Fig. 4f




Fig. 4g